先进n通道FDSOI mosfet低频噪声的半解析建模和二维数值模拟

摘要

对完全耗尽绝缘子上硅技术节点的低频噪声(LFN)进行了深入研究，指出了埋设氧化物(BOX)和Si-BOX接口对总漏极电流噪声水平的贡献。建立了一种新的基于多层栅叠加平带电压波动的解析模型，并进行了二维数值模拟，确定了LFN所依赖的主要噪声源和相关参数。强反演时噪声的增加可以解释为接入电阻对1/f噪声的贡献。因此，考虑信道和源/漏区域的不相关噪声源，只需在信道噪声中加上来自接入区域的多余噪声(Δ)的贡献，就可以得到总低频噪声r)．此外，在这项工作中只使用了两个拟合参数:BOX中的trap体积密度，以及来自访问串联电阻的1/f访问噪声级，这被假设为前后接口相同。

1.简介

全耗尽(FD)绝缘体上硅(SOI)被认为是未来亚14nm CMOS的候选之一。超薄体和薄埋氧化物(UTBB)的使用增强了技术的可扩展性，提供了非常好的短通道效应(SCE)控制，以及对阈值电压有用的前后门耦合效应VgydF4y2Ba_th具有有效体偏效应的控制[1，2］．

在UTBB FDSOI中低频噪声(LF)的研究是非常有趣的，因为它是技术评估的关键问题，识别在器件加工过程中可能引入的陷阱。此外，它不仅限制了模拟电路的运行，而且还应该危及数字电路的功能。

FD-SOI设备中低频噪声的分析与它们的批量祖先相比是一项更复杂的任务。在SOI中，不是像在散装设备中那样只有一个接口，而是有两个接口，即所谓的前接口和后接口，由于它们之间的强静电耦合，它们可以影响噪声行为。

现在人们普遍认为FDSOI和多门器件中的lf1 /f噪声主要来自于两个界面附近的反转电荷的波动[3.- - - - - -11］．对于UTBB器件，栅极氧化物厚度小至纳米，导致更大的表面粗糙度散射对载流子迁移率和漏极电流波动起重要作用[12］．

过去的许多研究已经强调了LFN应该受到后界面和前界面耦合效应的影响[3.- - - - - -11]，但没有一个通过二维数值模拟的方法精确地显示了每个界面对测量的总漏极电流噪声的贡献，这取决于偏置条件和各种有效栅极长度。

在这项工作中，我们的目标是首先对UTBB FDSOI结构中后/前界面耦合效应对低频噪声的影响进行严格的研究。为此，我们用相关迁移率波动(CNF + CMF)模型扩展了现有的载流子数波动[11]，考虑一个在高k (HK)层和界面层(IL)均存在陷阱的多层正门堆，这些陷阱均匀分布在能隙和空间中。

这个新模型虽然简单，但成功地应用于强耦合FDSOI器件，包括信道噪声和来自源端和漏端区域(CNF + CMF+Δr)的接入噪声的相关迁移率波动，从而大大超越了以前的工作[3.- - - - - -11］．

2.实验的细节

本研究中使用的MOS器件是由法国ST微电子公司(ST Microelectronics)制造的n通道FDSOI，具有界面层/高k (IL-HK)和金属栅极，这些器件是在25 nm BOX的(100)SOI晶圆上制作的。栅极下的硅膜厚度为7纳米。IL-HK栅氧化层的电容等效厚度(CET)约为1.6 nm [必威249013］．栅极掩模宽度为1μM，掩模门长度从30 nm到1 nm不等μm. FDSOI结构的典型截面如图所示1［13］．

静态I-V测量是使用HP 4156b半导体参数分析仪作为漏极和门电压的函数进行的。FDSOI参数以线性方式提取(VgydF4y2Ba_d= 20 mV)使用McLarty技术[14]，专门用于提取具有强迁移率退化二次因子的MOSFET参数θ₂．此外，C-V测量从HP 4294A阻抗计中取出，在1 MHz下有40 mV的小信号，这允许提取栅极长度缩减Δl= 15 nm [15］．

低频噪声测量是在室温下使用带有Elite 300探头站的可编程Pin-Probe噪声测量系统(3PNMS)进行的。噪声测量带宽为1hz ~ 10khz。请注意，在噪声测量系统中，由于交流滤波，低于10hz的噪声数据没有意义。

3.FDSOI器件的静态特性

前门导通方式下，线性区域内，由弱向强反转操作的前门漏极电流(记为1)为 在哪里W而且l有效通道宽度和长度分别为:问_我1是反转电荷密度，μ_eff1是有效的流动性，和VgydF4y2Ba_d为漏极电压。

为了考虑随垂直场快速增加的表面粗糙度效应、声子散射效应和串联电阻效应，计算了有效迁移率μ_eff1可以表达为[12］ 在哪里μ₀是低场迁移率，θ₁而且θ₂为迁移率退化参数，V_th1为阈值电压。表格1说明了0伏背门的静态参数，为各种掩模门长度提取l_米和栅极掩模宽度W_米(1)μm.值得注意的是迁移率退化参数θ₁受串联电阻影响，由以下关系给出[16]：=θ₁+G_米·R_SD,在那里G_米= C_牛µ₀W/l．因此，情节作为函数G_米给出一条直线，从这条直线开始，坡度提供了寄生阻力R_SD而且y轴截距因子θ₁．注意，看Table1的负值θ₁代表了在小门电压驱动下由于库仑散射的显著贡献而增加的迁移率[12］．此外,θ₂仅在0.521和0.667之间的非常小的范围内变化，导致晶体管不同栅极长度的表面粗糙度效应为准常数(l_米(nm) = 30、35、40、120、300、1000)，固定栅宽(W_米= 1μ米)。

4.FDSOI器件欧姆工作时的低频噪声

4.1.半分析(CNF + CMF+Δr) 1 /f噪声模型

利用平带电压波动理论[17),δV_{fb1 2}=−δ问_牛1、2/C_牛1、2由于氧化物和/或界面电荷波动δ问_牛1、2以及有效迁移率波动δµ_{eff1 2}，并考虑接入串联电阻的波动，得到漏极电流的变化δ我_d对于每个界面[8，10，12]：

有效迁移率μ_{eff1 2}由[给出10］ 在哪里α_1、2为库仑散射参数。知道跨导的定义是= =−δ我_d/δV_{fb1 2}，方程式(7一个) - (8)产量

在考虑了接入电阻中的噪声后，如[18]，则漏极电流归一化谱密度可表示为[8，10］ 在哪里年代_{标准偏差1、2}为前后门接口源漏串联电阻功率谱密度(PSD)。因为接入阻力R_SD接口1和接口2也是一样的吗年代_{标准偏差1}=年代_{标准偏差2}=年代_标准偏差．

由于多层前栅叠加层中包含高k层(HK)和氧化物界面层(IL)，两层均存在陷阱，因此需要相应考虑隧道距离和陷阱体积密度。因此，平带光谱密度被分成两个术语，每个术语都指一个给定的层。因此，我们的新模型进行了修改，以包括两个栅极堆叠层具有不同的电荷质心，如 在哪里C_1，香港为HK层的电容，N_t1，牛为氧化物界面层中氧化物阱的体积密度，N_t1，香港氧化阱的体积密度较高k介电层,N_t2为BOX中的氧化阱体积密度，λ_伊尔而且λ_香港分别为氧化物IL层和KH层的隧穿距离，问是电子电荷，kT是热能f是测量频率。在我们的二维模拟分析中，我们假设N_t2等于N_t1伊尔，因为BOX是一种与IL一样的纯氧化硅。此外，阱被认为是能量均匀分布的。前栅层由具有等效氧化物厚度的TiN/ hf基氧化物介电层组成t_牛= 1.6 nm，而硅膜厚度t_如果为7 nm, BOX厚度为25 nm [13］．

5.二维数值模拟

5.1.研究中的FDSOI器件

验证所提出的半解析法(CNF + CMF+Δ)的准确性r) 1 /f噪声模型，电势V和准费米能级Uc分布，在硅薄膜(Si)内，沿通道(x-方向)，沿Si膜深度(y-方向)，采用FlexPDE软件进行模拟，该软件基于有限元法求解偏微分方程[19］．该程序数值求解二维泊松方程耦合漂移扩散电流连续性方程，在一个特定的网格，以及相应的边界条件的结构描述在图中1 (b)．由于采用了适应FDSOI结构的Hänsch模型，考虑了两个界面内载流子的量子限制效应[20.］．

为了进行适当的比较研究，三个栅宽为1的器件μM和不同有效通道长度(l= 985, 105，和15 nm)。根据表中提取的参数1的二维仿真结果我_ds-VgydF4y2Ba_gs特征如图所示2与实验数据吻合较好。

图注2 (b)最短晶体管的二维电势分布引起了不必要的短通道效应，如退化我_ds-VgydF4y2Ba_gs阈值电压以下的传输特性。此外，串联电阻的贡献增加，通过影响内在因素，导致流动性急剧下降θ₁．因此，降低源漏结的串联电阻是提高先进FDSOI MOSFET性能的主要问题。

5.2.远程库仑散射的二维数值模拟

为了解释CMF在(4)时，适用于考虑跨硅膜的远程库仑散射(RCS)参数，适用于每个界面。因此，我们考虑RCS系数α_1、2对于[给出的两个接口21］ 在哪里一个₀大约是10⁵该UTBB SOI技术的Vs/C [21),而λ_c= 1.2 nm，y反转电荷分布质心与前界面之间的平均距离是t_如果-y为反转电荷分布质心到后界面的距离。

一个清晰的概述的RCS因素变化的功能VgydF4y2Ba_成品如图所示3.．由于考虑了前栅传导方式，电荷大多集中在前界面附近，导致的电荷增加α₁，就像晶体管一样短(图3(一个))．关于α₂(图3 (b))，相反，晶体管的尺寸越小，它就越减小，当VgydF4y2Ba_成品从弱反转到强反转。因此，对抗的作用是由α₁而且α₂在这种正门运作模式下，就产生了α₁值，这些值至少比的值大一个数量级α₂．

因此,图4显示α_1、2RCS参数表明，即使后门接地，两个接口之间也存在强耦合效应(VgydF4y2Ba_BG= 0 v)。

5.3.二维低频噪声数值结果与讨论

在漏极电压下，对从1hz到10khz的各种设备进行了噪声测量VgydF4y2Ba_d= 20 mV，栅极电压从弱到强反转变化。数字4说明了具有有效栅长的NMOS FDSOI典型的1/f归一化漏极电流PSDl= 105 nm，且为不同VgydF4y2Ba_女朋友,VgydF4y2Ba_GB= 0 v。一般LFN行为表现为1/f^γ的行为,γ指数≈0.9-1.1，适用于所有的范围VgydF4y2Ba_女朋友从0.15 V到0.65 V，用于频率低于100 Hz，并且用于不是很短的通道设备。

乍一看，归一化漏极电流噪声与漏极电流特性(图5(一个))在正门模式下测量的晶体管增益平方(/我_d1、2）²［17，18]，表明低频噪声大多可以用CNF噪声模型来解释。

数字5 (b)说明了相应的前端输入参考电压噪声和下面的一般情况年代_Id/趋势。以往的研究表明，FDSOI器件中的低频噪声应受到前后界面耦合效应的影响[3.- - - - - -11］．由于这种耦合，很难精确预测每个接口对测量的总体噪声水平的贡献，或者后接口相对于前接口的贡献。因此，分析噪声源及其对偏置条件的依赖性对UTBB FDSOI mosfet至关重要。

为了显示和讨论低频噪声的二维数值模拟结果，适合从表中输入2TCAD工具所需的主要参数。事实上，为了拟合实验数据，本研究只使用了两个拟合参数。的参数N_t1对于每个晶体管都是从[10，13]，而对应的N_t2作为拟合参数。第二个拟合参数是接入电阻噪声级K_r．

我们可以注意到，与IL/HK层相关的体积陷阱密度大约比与BOX层相关的体积陷阱密度高两个数量级，这在许多论文中被广泛报道[3.- - - - - -10，22，23]，使用最先进的设备。

我们的目的是比较两个二维数值低频噪声模型(CNF + Δr)和(CNF + CMF + Δ)r)，另一方面是基于方程(1) - (7 b)4，并附有实验数据。请注意，这两个模型包括来自接入串联电阻的低频噪声R_SD这对下一代10纳米以下FDSOI器件的影响将变得越来越重要。

数字6表示归一化电流噪声谱密度(年代_Id/ ）为正面通道，其中(a)二维数值模型(CNF+Δr)和(b) (CNF+ CMF +Δr)均与数据进行比较，而在(c)中，半分析模型也与数据进行比较。

由式(6)，对于mosfet的闪烁噪声分析，一个非常重要的参数是晶体管增益的平方(/Id）²为正门操作的二维模拟计算，与VgydF4y2Ba_BG= 0 V，作为漏极电流的函数。与往常一样，它表现为(图6)在弱反演中出现一个平台，然后在强反演中下降到阈值以上，这表明低频噪声基本上是由载流子数波动引起的[17，18］．

此外，FDSOI器件中一个非常有用的参数是耦合因子c₂表示各接口对低频噪声水平的相对影响。它由[给出3.，4，8- - - - - -10］

从图中可以看出7，耦合系数c₂漏极电必威2490流大约是1.24和1.15我_d1= 5μA，用于具有栅极长度的设备l_＝分别为105 nm和985 nm，后界面偏置为耗尽模式，而前界面由弱反转变为强反转。这一特点指出了后接口低频噪声贡献的重要性。此外，我们可以注意到c₂对于最短的器件，从大约0.49 at开始衰减非常快必威2490我_d1= 5μA，在80时上升到0.03μA，表明短信道效应可能会影响后低频噪声的贡献，使其在强反演时不那么突出。然而，为了更好地理解后一种观测结果，还需要在不同先进FDSOI器件上进行其他实验和模拟来验证。

因此，虽然耦合因素c₂,在我_d1= 5μA的有效栅长介于1.24和1.12之间l= 105 nm和l= 985 nm时，乘上S时更重要_Vfb2/秒_Vfb1比值，显示耦合效应在这些器件中的重要性，当前接口从弱反转步进到强反转时，后接口在零伏特偏压。

看图7，需要注意的是，一般来说，耦合因子c₂的函数趋于减少我_d1结果表明，在强反演中，后界面的解耦变得越来越重要。对于较短的晶体管，这种效应更为明显。然而，当工作在后门模式时，这种情况完全逆转，并且在强反转时后门贡献变得更加显著。

关于图6， CNF + CMF + Δ两个二维数值模拟结果r， CNF + Δr基于CNF + CMF + Δ的半解析模型r给出了模型。因此，采用RCS公式(8方程的CNF LF噪声模型(6)，一方面得到CNF + CMF噪声模型，同时也包括由接入串联电阻产生的低频噪声R_SD，另一方面(CNF + CMF + Δr)，的变化年代_Id/我_d²与漏极电流有很好的描述，并与实验数据吻合得很好。

回想一下，只有两个物理实体被用作拟合参数，其他参数要么取自table1- - - - - -3.或者从实验数据中提取。利用这些参数还能较好地描述归一化漏极电流噪声的相关性年代_Id/我_d²作为漏极电流的函数我_d为如图所示，反演区域由弱变强6．请注意埋藏的氧化物陷阱位于1-3 × 10的范围内¹⁵/ eV /厘米^3.非常低，证实了纯热氧化物的良好质量，并且由于IL/高k/金属栅极堆叠，前界面陷阱密度几乎提高了20年[3.- - - - - -10，22，23］．

为保证建模精度，图8为S .试验田间的比较_Vg与( -VgydF4y2Ba_th) / (1 -θ₂∙( -VgydF4y2Ba_th）²] (a) CNF + CMF + Δr，二维数值模拟结果，采用RCS参数，(b)采用相应的半解析模型，如图所示7．

我们可以注意到，二维仿真对应于图8(一个)与图?对应的模型非常相似8 (b)并为整体测试设备提供最佳结果。

在最低应用前门电压(<VgydF4y2Ba_th)，为总输入参考噪声年代_Vg为l= 105 nm和l= 985 nm为准常数，这清楚地表明氧化物层中由于载流子捕获而引起的载流子数波动主导了1/f噪声[17，18］．强反演中噪声的增加可以用相关迁移率波动(CNF + CMF)来解释。噪声水平的巨大上升可以归因于接入串联电阻的影响R_SD［18］．对于最短的器件，在弱反演中可以注意到噪声水平的降低，这可能是由于耦合因子的重要性c₂加权的年代_Vfb2/年代_Vfb1如表所示3.．

5.4.前接口噪声电平与总噪声电平之比R₁

数字9说明了R₁因子定义为前端界面噪声级对总噪声级的贡献之比:(年代_Id/我_d²）₁/（年代_Id/我_d²）_合计，根据(CNF + Δr)模型(图9(一个))，然后根据(CNF + CMF + Δr)模型(图9 (b))．

在图9(一个)，浏览CNF + Δr模型，可以看出，对于所有的通道几何形状，比值R₁在弱反转时变化在0.1%之间，在强反转时变化到约50%，显示出在高门电压下，前接口的贡献更必威2490显著，但不超过与后接口相关的噪声水平。

CNF + CMF + Δr模型，如图所示9 (b)，情况与前面的情况非常相似，只是噪声贡献百分比有所改变。现在它从0.2%到75%，这表明，与之前的情况相比，在强反演中，来自相关流动性波动现象的额外25%出现在这里。因此，这些结果证实了在10hz时，由每个界面氧化物阱密度引起的漏极电流波动的归一化PSD的一般特征，以及如图中一个栅极长度所示的总归一化漏极电流波动10，通过绘图年代_Id/我_d²相对于漏极电流，在正门工作模式[8- - - - - -10］．

数字10分别为界面1和界面2上的氧化物阱在10hz下提取的归一化漏极电流波动，以及总归一化漏极电流波动。这些模拟是用表中提到的体积阱密度和栅长几何进行的2．考虑了前门工作模式。

因此，虽然前界面trap密度比后界面高了近20年，但在弱和中间反演操作中，总噪声水平完全由后界面噪声贡献所主导，而在强反演操作中，这种情况趋于逆转或至少趋于平衡，如图所示10．

再次注意，对于所有研究的器件，在弱反演中观察到的平台，表明由于氧化层中载流子捕获的CNF模型占主导地位，而在中等和强反演中，CNF + CMF模型更合适。从强反演操作开始到结束，电平噪声的增加完全可以用访问电阻对1/的贡献来解释f噪音。

6.结论

一种新的扩展1/f噪声模型(CNF + CMF + Δ)r)，在考虑IL和HK介电层的陷阱体积密度的情况下，对双层高k栅堆器件进行了设计。之前的模型[8- - - - - -11]仍然是有效的，但只有当IL厚度比HK厚度大时，这不是我们所研究的设备的情况。

此外，通过半分析建模和二维数值模拟对先进FDSOI器件的主要噪声源和相关参数进行了详细分析。因此，改进了半解析1/f噪声模型称为(CNF + CMF + Δr)基于载波数波动和相关迁移率波动，由接入串电阻产生的低频噪声增强R_SD．通过在FDSOI器件上的实验数据和二维数值模拟结果验证了该方法的有效性。最后，我们已经指出，由于这种UTBB FDSOI器件中强的前后耦合，在正门工作模式的整个电压范围内，总噪声主要由埋氧化物噪声级贡献。

数据可用性

用于支持本研究结果的数字数据是不可用的。

利益冲突

作者声明，本文的发表不存在任何利益冲突。

致谢

这项工作是在作者雇主的支持下完成的，即CNRS为G. Ghibaudo和Oran大学为T. Boutchacha提供支持。

参考文献

1. K. Cheng, A. Khakifirooz, N. Loubet等人，“高性能极薄SOI (ETSOI)混合CMOS与Si通道fet和应变SiGe通道fet，”2012国际电子器件会议, 2012年。视图:出版商的网站|谷歌学者
2. L. Grenouillet, M. Vinet, J. Gimbert等人，“具有双STI的UTBB FDSOI晶体管，用于20nm节点及以下的多vt策略，”2012国际电子器件会议, 2012年。视图:出版商的网站|谷歌学者
3. E. Simoen和C. Claeys，“绝缘体上硅技术的低频噪声行为”，固体电子学，第39卷，no。7，页949-960,1996。视图:出版商的网站|谷歌学者
4. S. Haendler, J. Jomaah和f . Balestra，“关于0.15中的1/f噪声μM全耗尽soi/mos晶体管，”波动及噪音信件，第2卷，no。3, pp. L253-L256, 2002。视图:出版商的网站|谷歌学者
5. M. von Haartman, J. Hallstedt, J. Seger, B. G. Malm, P. E. Hellstrom和M. Ostling，“具有ni硅化源/漏的超薄体SOI上SiGe通道pmosfet的低频噪声”，in噪声与波动论文集:第十八届噪声与波动国际会议2005年9月，西班牙萨拉曼卡。视图:谷歌学者
6. J. El Husseini, F. Martinez, J. Armand等人，“FDSOI mosfet中前沿和埋藏氧化物陷阱密度表征的新数值低频噪声模型，”微电子工程，第88卷，no。7, pp. 1286-1290, 2011。视图:出版商的网站|谷歌学者
7. S. D. dos Santos, B. Cretu, V. Strobel等人，“具有不同栅极介质的先进UTBOX SOI nmosfet的低频噪声评估”，固体电子学《中国科学》，vol. 97, pp. 14-22, 2014。视图:出版商的网站|谷歌学者
8. C. G. Theodorou, E. G. Ioannidis, F. Andrieu等，“先进UTBB FD-SOI mosfet中的低频噪声源”，IEEE电子器件汇刊第61卷，no。4, pp. 1161-1167, 2014。视图:出版商的网站|谷歌学者
9. C. G. Theodorou, E. G. Ioannidis, S. Haendler等人，“在超薄Si薄膜FDSOI mosfet中，前后门耦合对1/f噪声的影响”，见国际半导体德累斯顿格勒诺布尔会议论文集，德国德累斯顿，2012年。视图:谷歌学者
10. E. G. Ioannidis, C. G. Theodorou, T. a . Karatsori, S. Haendler, C. a . Dimitriadis和G. Ghibaudo，“基于14纳米FDSOI技术的nmosfet漏极电流闪烁噪声建模”IEEE电子器件汇刊，第62卷，no。5，页1574-1579,2015。视图:出版商的网站|谷歌学者
11. E. G. Ionnidis, C. G. Theodorou, T. A. Karatsori, S. Handler, C. A. Dimitriadis和G. Ghibaudo，“基于14纳米FD-SOI技术的nmosfet漏极电流噪声建模”，IEEE电子器件汇刊《中国科学》，vol. 32, pp. 1574-1579, 2015。视图:谷歌学者
12. T. Boutchacha和G. Ghibaudo，“mosfets中低频噪声的改进建模-聚焦于表面粗糙度效应和饱和区域，”IEEE电子器件汇刊，第58卷，no。9, pp. 3156-3161, 2011。视图:出版商的网站|谷歌学者
13. M. Shin, M. Shi, M. Mouis等人，“14 nm FD-SOI CMOS器件中电子传输的深度表征，”固体电子学， vol. 112, pp. 13-18, 2015。视图:出版商的网站|谷歌学者
14. P. K.麦克拉蒂，S. Cristoloveanu, O. Faynot, V. Misra, J. R. Hauser和J. J. Wortman，“超薄氧化物mosfet的简单参数提取方法，”固体电子学，第38卷，no。6，第1175-1177页，1995。视图:出版商的网站|谷歌学者
15. I. Ben Akkez, A. Cros, C. Fenouillet-Beranger等人，“基于FDSOI mosfet中分离C-V测量的新参数提取方法，”固体电子学， vol. 84, pp. 142-146, 2013。视图:出版商的网站|谷歌学者
16. G. Ghibaudo，“MOSFET参数提取的新方法”，电子信件，第24卷，no。9，第543-545页，1988。视图:出版商的网站|谷歌学者
17. G. Ghibaudo, O. Roux, C. nguen - duc, F. Balestra和J. Brini，“场效应MOS晶体管中低频噪声的改进分析”，物理状态(A)，第124卷，no。2，页571-581,1991。视图:出版商的网站|谷歌学者
18. G. Ghibaudo和T. Boutchacha，“先进CMOS器件的电噪声和RTS波动”，微电子的可靠性，第42卷，no。4-5，页573-582,2002。视图:出版商的网站|谷歌学者
19. FlexPDE软件,http://www.pdesolutions.com．
20. W. Hänsch, T. Vogelsang, R. Kircher和M. Orlowski，“Si/SiO附近的载体运输₂MOSFET的接口，”固体电子学，第32卷，no。10，第839-849页，1989。视图:出版商的网站|谷歌学者
21. G. Ghibaudo，“先进FD-SOI CMOS器件的移动性表征”，见纳米电子应用的半导体绝缘体材料，第307-322页，施普林格，柏林，德国，2010。视图:谷歌学者
22. S. P. Devireddy, B. Bigang Min, Z. Çelik-Butler等，“TaSiN/HfO/sub 2/ nmosfet中的低频噪声和应力缓解预氧化界面层的影响，”IEEE电子器件汇刊，第53卷，no。3, pp. 538-544, 2006。视图:出版商的网站|谷歌学者
23. B. Min, S. P. Devireddy, Z. celick - butler, A. Shanware, L. Colombo，和K. Green，“界面层对HfSiON介质mosfet低频噪声的影响”，IEEE电子器件汇刊， vol. 53, pp. 1459-1466, 2006。视图:谷歌学者

betway赞助

betway赞助版权所有©2020 T. Boutchacha and G. Ghibaudo。这是一篇开放获取的文章，在创作共用署名许可协议它允许在任何媒介上不受限制地使用、传播和复制，前提是正确地引用原始作品。